PLL時鐘是什麼

PLL時鐘是通過鎖相環使得不同的數據採集板卡共享同一個採樣的時鐘。

PLL為鎖相迴路或鎖相環，用來統一整合時脈訊號，使高頻器件正常工作，如內存的存取資料等。PLL用於振盪器中的反饋技術，許多電子設備要正常工作，通常需要外部的輸入信號與內部的振盪信號同步。通過鎖相環使得不同的數據採集板卡共享同一個採樣的時鐘就是PLL時鐘。